高速电路设计之阻抗控制与阻抗计算组件自身可以显示特性阻抗，因此必须选择PC B迹线阻抗来匹配使用中的所有逻辑系列的特性阻抗（对于 CMOS 和TTL，特性阻抗的范围是 50 到 110 欧姆）。为了最好地将信号从源传送到负载，迹线阻抗必须匹配发送设备的输出阻抗和接收设备的输入阻抗...
2014/09/26
6472- 浅谈PCB的阻抗控制随着电路设计日趋复杂和高速，如何保证各种信号（特别是高速信号）完整性，也就是保证信号质量，成为难题。此时，需要借助传输线理论进行分析，控制信号线的特征阻抗匹配成为关键，不严格的阻抗控制，将引发相当大的信号反射和信号失真，导致设计失败。常见的信号，如PCI总线、PCI-E总线、USB、以太网、DDR内存、LVDS信号等，均需要进行阻抗控制....2014/09/186903
- PCB特性阻抗控制精度探讨 随着以计算机为先导的电路信号传输高速化的迅速发展，其中一个非常重要的问题就是：要求PCB在高速信号传输中保持信号稳定，不产生误动作，这就要求所使用的PCB的特性阻抗控制精度化的提高。2014/09/187648
- PCB差分走线的阻抗控制技术(二)摘要：TDR（Time Domain Reflectometry）是PCB行业检测产品的特征阻抗是否符合或达到预计要求的最主要的测试方法。随着计算机和通信系统的串行总线速度显著提高，对PCB差分走线的阻抗控制技术提出了更高的要求...2014/09/1213089
- PCB差分走线的阻抗控制技术(一)TDR（Time Domain Reflectometry）是PCB 行业检测产品的特征阻抗是否符合或达到预计要求的最主要的测试方法。随着计算机和通信系统的串行总线速度显著提高，对PCB差分走线的阻抗控制技术提出了更高的要求...2014/09/127513
