高速电路设计：互连时序模型与布线长度分析高速电路设计领域，关于布线有一种几乎是公理的认识，即“等长”走线，认为走线只要等长就一定满足时序需求，就不会存在时序问题。本文对常用高速器件的互连时序建立模型，并给出一般性的时序分析公式。为体现具体问题具体分析的原则，避免将公式当成万能公式，文中给出了MII 、RMII、RGMII和SPI的实例分析。
2015/07/17
11354- 高速电路设计的经典案例分析随着这些年半导体工艺突飞猛进的发展， “高速数字设计”对广大硬件工程师来说，已经不再是一个陌生的词。从航空、雷达到汽车电子，从无线通信到有线接入，甚至在一些低端的嵌入式系统上，高速数字电路都已经在大行其道...2014/10/185481
- 高速电路设计之阻抗控制与阻抗计算组件自身可以显示特性阻抗，因此必须选择PC B迹线阻抗来匹配使用中的所有逻辑系列的特性阻抗（对于 CMOS 和TTL，特性阻抗的范围是 50 到 110 欧姆）。为了最好地将信号从源传送到负载，迹线阻抗必须匹配发送设备的输出阻抗和接收设备的输入阻抗...2014/09/266471
- 高速电路设计信号完整性的一些基本概念信号完整性（Signal Integrity）：就是指电路系统中信号的质量，如果在要求的时间内，信号能不失真地从源端传送到接收端，我们就称该信号是完整的...2014/09/165728
- 高速电路设计和信号完整性分析随着技术的进步，目前高速集成电路的信号切拘时间已经达到几百ps，时钟频率也可达到几百MHz如此高的边沿速率导致印刷电路板上的大量互连线产生低速电路中所没有的传输线效应，使信号产生失真，严重影响信号的正确传输...2014/09/166255
