1 、IC的电源处理

　　1.1)保证每个IC的电源PIN都有一个0.1UF的去耦电容，对于BGA CHIP，要求在BGA的四角分别有0.1UF、0.01UF的电容共8个。对PCB走线的电源尤其要注意加滤波电容，如VTT等。这不仅对稳定性有影响，对EMI也有很大的影响。

2、 时钟线的处理

　　2.1)建议先走时钟线。
　　2.2)频率大于等于66M的时钟线，每条过孔数不要超过2个，平均不得超过1.5个。
　　2.3)频率小于66M的时钟线，每条过孔数不要超过3个，平均不得超过2.5个
　　2.4)长度超过12inch的时钟线，如果频率大于20M，过孔数不得超过2个。
　　2.5)如果时钟线有过孔，在过孔的相邻位置，在第二层(地层)和第三层(电源层)之间加一个旁路电容，以确保时钟线换层后，参考层(相邻层)的高频电流的回路连续。旁路电容所在的电源层必须是过孔穿过的电源层，并尽可能地靠近过孔，旁路电容与过孔的间距最大不超过300MIL。图2.5-1过孔处的旁路电容
　　2.6)所有时钟线原则上不可以穿岛。下面列举了穿岛的四种情形。
　　2.6.1) 跨岛出现在电源岛与电源岛之间。此时时钟线在第四层的背面PCB走线，第三层(电源层)有两个电源岛，且第四层的PCB走线必须跨过这两个岛。
　　2.6.2) 跨岛出现在电源岛与地岛之间。此时时钟线在第四层的背面PCB走线，第三层(电源层)的一个电源岛中间有一块地岛，且第四层的PCB走线必须跨过这两个岛。如图2.6-2所示。
　　2.6.3) 跨岛出现在地岛与地层之间。此时时钟线在第一层PCB走线，第二层(地层)的中间有一块地岛，且第一层的PCB走线必须跨过地岛，相当于地线被中断。如图2.6-3所示。
　　2.6.4) 时钟线下面没有铺铜。若条件限制实在做不到不穿岛，保证频率大于等于66M的时钟线不穿岛，频率小于66M的时钟线若穿岛，必须加一个去耦电容形成镜像通路。在两个电源岛之间并靠近跨岛的时钟线，放置一个0.1UF的电容。
　　2.7)当面临两个过孔和一次穿岛的取舍时，选一次穿岛。
　　2.8)时钟线要远离I/O一侧板边500MIL以上，并且不要和I/O线并行走，若实在做不到，时钟线与I/O口线间距要大于50MIL。
　　2.9)时钟线走在第四层时，时钟线的参考层(电源平面)应尽量为时钟供电的那个电源面上，以其他电源面为参考的时钟越少越好，另外，频率大于等于66M的时钟线参考电源面必须为3.3V电源平面。
　　2.10)时钟线打线时线间距要大于25MIL。
　　2.11)时钟线打线时进去的线和出去的线应该尽量远。尽量避免类似图A和图C所示的打线方式，采用类似图B和图D的打线方式，若时钟线需换层，避免采用图E的打线方式，采用图F的打线方式。
　　2.12) 时钟线连接BGA等器件时，若时钟线换层，尽量避免采用图G的PCB走线形式,过孔不要在BGA下面走,最好采用图H的PCB走线形式。
　　2.13) 注意各个时钟信号，不要忽略任何一个时钟，包括AUDIO CODEC的AC_BITCLK，尤其注意的是FS3-FS0,虽然说从名称上看不是时钟，但实际上跑的是时钟，要加以注意。
　　2.14) Clock Chip上拉下拉电阻尽量靠近Clock Chip。

3. I/O口的处理

　　3.1) 各I/O口包括PS/2、USB、LPT、COM、SPEAK OUT、 GAME分成一块地，最左与最右与数字地相连，宽度不小于200MIL或三个过孔，其他地方不要与数字地相连。
　　3．2)若COM2口是插针式的，尽可能靠近I/O地。
　　3．3)I/O电路EMI器件尽量靠近I/O SHIELD。
　　3．4) I/O口处电源层与地层单独划岛，且Bottom和TOP层都要铺地，不许信号穿岛(信号线直接拉出PORT，不在I/O PORT中长距离PCB走线)。给出了I/O口处理的参考示意图。

4. 几点说明

Ａ．对EMI PCB设计规范，PCB设计工程师要严格遵守，EMI工程师有检查的权力，违背EMI PCB设计规范而导至EMI测试FAIL，责任由PCB设计工程师承担。

Ｂ．EMI工程师对PCB设计规范负责，对严格遵守EMIPCB设计规范，但仍然EMI测试FAIL，EMI工程师有责任给出解决方案，并总结到EMIPCB设计规范中来。

Ｃ．EMI工程师对每一个外设口的EMI测试负有责任，不可漏测。

Ｄ．每个PCB设计工程师有对该PCB设计规范作修改的建议权和质疑的权力。EMI工程师有责任回答质疑，对工程师的建议通过实验后证实后加入PCB设计规范。

Ｅ．EMI工程师有责任降低EMIPCB设计的成本，减少磁珠的使用个数。