在本篇文章中，我们将讨论邻近效应，并探讨如何将有关邻近效应和集肤效应的知识应用于电路板布线和讯号路径中，以尽可能降低噪声对系统的影响。同时，我们也将讨论其它类型的噪声源以及降低这些噪声的方法，以最终实现电路中噪声的最小化。 
 
邻近效应

邻近效应是指两根相互邻近的、电流流向相反的导体相互作用，使得电流集中趋向分布在彼此邻近区域的效应，如图1所示。

　图1. 邻近效应使得流向相反的高频电流的电流总是尽可能保持最近的距离

由于集肤效应，交流电的电流主要集中在导体的表层。

当两根导体之间的距离接近，并且/或者讯号频率增高，邻近效应将会使流经两根相邻导体的电流更为接近。产生邻近效应的原因，是因为电流总是寻找阻抗最小的通路。除其它元素外，阻抗最小的通路一般指使环绕导体的磁场强度最小的通路。

直流的回流电流会充满整个导体，而交流则不然。所谓阻抗最小的通路，就是两根电流方向相对的导体所产生的磁场相互紧密结合的部分，这也是导致两根电流方向相对的导体电流互相靠近的原因。这使得回流平面的导流线被其对应下方的反向导流线吸引，使他们相互靠近，就好像回流平面是一根紧靠在流出路径下面的传导回流讯号的路径，如图2所示。

请注意，这里我们所说的是回流平面，而不是接地平面。这样说的原因是，回流讯号有时透过接地平面传导，有时则透过电源平面。无论是哪一平面，只要传导回流讯号，就称为回流平面。

　图2. 临近效应使得两条相对传导高频电流的导线尽量彼此接近

回流平面的电流密度（IRP）随着距离流出讯号路径边缘的距离的增加而迅速下降，如方程式1所示
 

其中:
IRP表示参考平面上距承载流出讯号的路径水平距离为“D”的电流密度
i表示讯号电流
H表示承载流出讯号的路径与参考平面之间的距离
D表示与承载流出讯号的路径之间的水平距离

回流平面的电流紧密跟随在其上面（或者下面）的承载流出讯号的路径。当D/H比为5时，距承载流出讯号的路径边缘“D”处的电流密度将下降到其正下方的4%以下；当D/H比为10时，距承载流出讯号的路径边缘“D”处的电流密度将下降到其正下方的1%以下。结果，回流平面的交电电流基本被限制在承载与其对应的流出讯号的路径下方区域。这就是为什么我们在考虑PCB布线时不需要对接地平面进行分割的原因。而且，对接地平面的分割会造成严重的辐射问题，很多设计者尽管想以代价高昂的屏蔽解决这个问题，却徒劳无功。

参考平面的回流电流紧随其对应的流出电流，因此，只要使流出电流的路径之间保持足够的间距，就可避免回流平面电流之间的混合，正是这种回流平面电流的混合产生了串扰和噪声。这里所谈论的线间距离，是层间间距（图2和方程式1中的“H”）的函数。

根据电流密度公式，可以计算出相对于承载流出讯号的路径边缘任意一点（或距离“D”处）的电流密度。请注意，本公式所计算的是电流密度，而不是电流。

典型的距离“H”取决于承载流出讯号的路径和回流平面在印刷电路板上实际所处的位置︰

如果处于外层和内层之间，4层和6层电路板的典型“H”值都是75mill；
如果处于两个内层之间，4层电路板的典型“H”值是39mill，6层电路板的典型“H”值是14mill。
请向电路板供货商咨询您所用电路板各平面之间的间距。

如果路径边缘之间的间距达到承载流出讯号和回流讯号的通路之间间距的4倍，串扰将会下降到讯号幅度的6%以下。

邻近效应和集肤效应的综合影响

邻近效应和集肤效应共同作用的结果，使得导体承载电流的区域仅占其整个截面的很小一部分，实际承载电流的区域比图3中所显示的要小得多。

　图3：集肤效应和邻近效应共同作用的结果是，大幅减少了导体实际承载电流的区域

集肤效应和邻近效应都导致导体承载电流的区域小于导体的横截面，因此他们都会增加导体的交流电阻。
 
PCB布线对其性能的影响

除集肤效应和邻近效应外，高频电路还有另外一个表现为电磁干扰（EMI）的问题，这个问题表现为两个方面︰讯号辐射和讯号接收。

当今各国政府对设备所允许的辐射能量都有具体规定。限制设备的辐射能量，可以使电路接收的干扰讯号减少，从意义上看来，这些规定是非常好的。同时，我们则需采取措施，确保我们的电路不能辐射出未经许可的频率干扰讯号，设计实践也告诉我们，在电路设计过程中需采取妥善的措施，避免电路接收周遭干扰讯号。不管怎么说，我们并不能确知电路何时会暴露在具有强烈干扰的环境中。

当流出电流和回流电流流动时，流出通路和回流通路之间的区域被称为“环流区域”。环流区域越大，环绕导体周遭的电磁场也越大。而辐射就产生于环绕电磁场，环流区域越大，电磁辐射或者电磁耦合接收的能量也将增强。由于高频电流在回流平面沿着很窄的通路流动，因此该通路就很像一条路径并且会释放辐射，特别是当位于接地平面上的回流电流通路由于接地平面被分割等原因而被迫偏离承载对应流出电流的路径时，辐射更为严重。因此，分割接地平面决不是一个好方法。

人们通常用接地的铜膜填充印刷电路板上未使用的区域，但是，如果填充用的铜膜仅仅透过一个点接地，实际上相当于在接地平面上设计了一个可以将流经该点的能量进行辐射的天线。因此，如果不能透过一个以上的点接地，就应避免使用这种铜膜填充模式。

另一种常用方法是使用单一的接地平面和电源电路的路径，这种方法的问题是，电容器的等效串联电感（ESL）会导致电容器的阻抗随频率变化而变化，如图4所示。使用多个具有不同容限的电容器，可以扩大被有效旁路的频率范围，但当频率超过几百MHz时，电容器就不再有用。如果设计者认为电路中不存在这样的高频讯号，我们不妨考虑一下这个事实，即方波中含有超过30次谐波的谐波分量，一个40 MHz数字讯号的第30次谐波的频率是1.2 GHz (1,200 MHz)。

　图4： 电容器可以在很窄的频率范围内旁路讯号
　
将这些高频成分旁路掉的最有效方法是在电源平面和接地平面之间使用层间电容，而用于传送电源的路径在电源平面和接地平面之间所形成的电容太小，不能产生足够的高频旁路功能。

众所周知，如果忽略边缘效应，层间电容为︰
C = k o A / d

其中，k=层间电介质的相对电容率
o=8.854 x 10-12法拉/米
A=电容器两个极板的面积
d=电容器两个极板之间的间距

如果我们假定一块k为4.1的FR-4电路板，两个内层之间的间距为39mills，则根据方程式2计算所得，层间电容约为3.67pf/cm2，或23.65pf/inch2。

电路方面的考虑

前面我们讨论了在设计混合讯号电路设备（如ADC和DAC）时需要考虑的布线方面的一些重要问题，但是，对于噪声处理来说，这还远远不够。接下来我们讨论一下输入和输出电路如何产生噪声以及如何防止这些问题的出现。 
 
输入驱动方面的考虑

现下生产的绝大多数ADC都可以被看成采样转换器，也就是说，他们对输入讯号进行采样并把采样的电压转换为相应的数值。图5显示了一个简化的、采样ADC输入讯号的等效电路，图中，"CIN"代表引脚的输入电容，"CS"代表采样电容器，"S"代表采样开关，"RON"代表开关在接通状态时的电阻。采样的时候，开关"S"闭合，采样电容器"CS"被充电至输入电压水平；在开关“S”断开而另一个开关（图中未显示）闭合的转换间隙，根据ADC设计的不同，采样电容器上所施加的电压被转移到另外的一个或几个电容器上。

当开关再次闭合以进行下一次采样时，由于采样电容器上的电压被转移到了别处，采样电容器上的电压与开关上一次断开时不同。为了再次给采样电容器充电，在ADC的输入端会产生一个电流脉波，该电流脉波在ADC的输入端引起一个电压尖刺。除非采样电容器在开关再次断开之前未能充电到足够有效的讯号水平，一般来说输入端出现这种电压尖刺并不会造成什么问题，重要的是，采样输入讯号必须在开关再次断开之前达到有效讯号水平。

　图5： 绝大多数ADC使用采样输入

ADC电路输入端的电容器能累积电荷以缓解对驱动源的电流需求，使其能很快地稳定下来，但是，一般而言，运算放大器输出端不能“容忍”较大的电容，所以通常我们在放大器输出端串联一个电阻将其与电容隔绝，如图6所示。

　图6： 绝大多数ADC使用采样输入

那么，如何确定图6中的电阻Rf和电容Cf的值呢？一种有效的办法是，先以10倍于采样电容CS的电容限作为Cf的值，然后根据方程式3计算Rf的值，其中"n"是ADC的分辨率（位数）。

输出电容方面的考虑

接合线的电感将旁路良好的输出线与硅芯片隔离。当ADC的输出引脚讯号由低向高变化时，我们可以在输出在线观测到负向脉波，我们称之为“供电反弹”。如果这个输出线用做输出级的同时也为同一硅芯片上的其它区域所共享，这些负向脉波就会附加到这些区域的讯号上。如果该区域是数字电路，这些负向脉波会引起抖动噪声；如果是模拟电路，这些负向脉波则会直接将噪声引入转换过程。

当数字输出由高向低变化时，总线电容和被驱动设备的输入电容上累积的电荷会流过硅芯片表层和ADC的接地引脚。接地藕合电感将硅芯片的直流输出与设备引脚的稳定的无噪声的地线及冲击脉波隔离开，这些脉波的振幅会随着被放电的输出端的数量变化而变化。这种现象称为“接地反弹”。硅芯片的直流成分电压既不与地线一致，也不是一个稳定不变的电压，而是波动变化，使得输入讯号与地线之间因电压差异而形成噪声，这种噪声又被转换，如图7所示。

　图7：输出端电容充电和放电所需要的电流会在硅芯片中产生噪声

对于采用差动输入的ADC，大家可能认为差动输入的共模抑制(CMR)可以解决上述问题。事实上任何电路的CMR都会随着噪声频率的升高而逐渐失效，尤其，当讯号频率超过几百KHZ时，CMR的效果就更差了。由于这些接地反弹脉波出现的频率通常接近输出数据的频率，而且快速的电压上升时间对应更高的频率，对于上述高频讯号范围而言，CMR的效果几乎为零。

因此，我们的任务就是尽量减小这些充电和放电电流，以此来尽量降低感应噪声。

降低此类感应噪声的第一步，是降低数字输出引脚的电容性负荷，这意味着应该避免直接以ADC输出来直接驱动总线（这就是为什么高速ADC依旧采用传统的三态输出模式的的原因）。较小的电容意味着充电时需要移动的电荷数量变少，因此而产生的感应噪声自然也变低。因此，设计中非常重要的一点是，尽量使被驱动的设备具有单一的、低电容的输入引脚，而且该设备的输入端应尽可能靠近ADC的输出引脚。

但是，在有些情况下，要将输出电容降低到足以消除所引起的感应噪声的水平是不可能的。尤其是当ADC的精度很高、参考电压和讯号电压水平很低并采样率很高时，情况更是如此。这时候在尽量靠近ADC输出引脚的地方串联一个47到100奥姆的电阻器会有所帮助，因为串联电阻可以限制ADC输出引脚电容器充电和放电的电流，降低芯片上的噪声。请参见图8。

如果串联电阻未能放置在尽可能靠近ADC数字输出引脚的地方，ADC和串联电阻之间的板间电容会增加，并因而产生比原噪声更高的噪声。同样，随着模拟数字转换装置精度的提升、参考电压和讯号电压水平的降低以及采样率的提升，情况更是如此。当然，我们必须做到尽量缩短这些数字传输线的总长度。

　图8：ADC输出端的串联电阻可以降低因输出电容器充电和放电而引起的噪声

综合阐述

所有承载讯号的线路都是传输线，当线路的长度超过一定阀值时，该线路就必须被当作传输线处理，以避免讯号失真、时序偏差、抖动和噪声这些问题的产生。

随着讯号频率的升高，集肤效应和邻近效应将使线路阻抗的实际分量（电阻）增加。当其它线路靠近或者远离传输线时，该传输线的阻抗会随之变化，导致传输线全线的阻抗分布不均匀，因此如何处理传输线在布线中极其重要。对于回流平面的回流通路，情况也是如此。层间电容极端重要，因为他们可以旁路那些分散的电容器不能消除的高频讯号成份。

总体而言，合理设计ADC的驱动电路、降低输出电流将有助于降低那些会损害电路内部性能的噪声。