如何在PCB设计中增强防静电ESD功能在PCB设计 中，可以通过分层、恰当的布局布线和安装实现PCB的抗ESD设计。在设计过程中，通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整PCB布局布线，能够很好地防范ESD。
2015-07-22
5720- PCB设计中的高频电路布线技巧高频电路往往集成度较高，布线密度大，采用多层板既是布线所必须，也是降低干扰的有效手段。在PCB Layout阶段，合理的选择一定层数的印制板尺寸，能充分利用中间层来设置屏蔽，更好地实现就近接地，并有效地降低寄生电感和缩短信号的传输长度，同时还能大幅度地降低信号的交叉干扰等，所有这些方法都对高频电路的可靠性有利。同种材料时，四层板要比双面板的噪声低20dB。但是，同时也存在一个问题，PCB半层数越高，制造工艺越复杂，单位成本也就越高，这就要求在进行PCB Layout时，除了选择合适的层数的PCB板，还需要进行合理的元器件布局规划，并采用正确的布线规则来完成设计。2015-07-227356
- PCB设计之单片机控制板设计原则不管是PCB板上的器件布局还是走线等等都有具体的要求。例如，输入输出走线应尽量避免平行，以免产生干扰。两信号线平行走线必要是应加地线隔离，两相邻层布线要尽量互相垂直，平行容易产生寄生耦合。电源与地线应尽量分在两层互相垂直。线宽方面，对数字电路PCB可用宽的地线做一回路，即构成一地网（模拟电路不能这样使用），用大面积铺铜。2015-07-217165
- PCB设计时的电磁兼容性（EMC）问题伴随着PCB走线速递的增加，电磁兼容性（EMC）设计是我们电子工程师不得不考虑的问题。2015-07-194721
高速电路设计：互连时序模型与布线长度分析高速电路设计领域，关于布线有一种几乎是公理的认识，即“等长”走线，认为走线只要等长就一定满足时序需求，就不会存在时序问题。本文对常用高速器件的互连时序建立模型，并给出一般性的时序分析公式。为体现具体问题具体分析的原则，避免将公式当成万能公式，文中给出了MII 、RMII、RGMII和SPI的实例分析。2015-07-1711558
