高速电路设计中信号完整性分析本篇介绍了高速数字硬件电路设计中信号完整性在通常设计的影响。这包括特征阻抗控制、终端匹配、电源和地平面、信号布线和串扰等问题。掌握这些知识，对一个数字电路设计者而言，可以在电路设计的早期，就注意到潜在可能的信号完整性问题，还可以帮助设计则在设计中尽量避免信号完整性对设计性能的影
2014/09/12
5777- VGA视频分配器系统的信号完整性改善方法处理高速电子系统的信号完整性问题一直是比较难于处理的,特别是越来越多的芯片的工作频率超过了100 MHz,信号的边沿越来越陡(已达到ps级) ,这些高速器件性能的提高更增加了系统设计的难度。同时,高速系统的体积不断减小使得PCB板的密度迅速提高。信号完整性问题已经成为新一代高速产品设计中越来越值得注意的问题2014/09/126556
- 利用IBIS模型研究信号完整性问题本文是关于在印刷电路板 (PCB) 开发阶段使用数字输入/输出缓冲信息规范 (IBIS) 模拟模型的文章。本文将介绍如何使用一个 IBIS 模型来提取一些重要的变量，用于信号完整性计算和确定 PCB 设计解决方案2014/09/125431
- 3G网络与PCB信号完整性问题3G网络与PCB信号完整性问题2014/09/124861
- 高速系统信号完整性设计工具的选择策略高速数据经过长PCB导线传输时很容易受到介质损耗的影响而发生畸变，靠传统的设计规则很难解决GHz频段面临的许多SI/EMI设计问题...2014/09/125094
